微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 用16。3的请进!

用16。3的请进!

时间:10-02 整理:3721RD 点击:
应该是系统认为的VIA位置不好。

字面意思理解,好像是这个孔具有天线效应,也就是容易干扰别人或者被别人干扰

就是说这个VIA没有连出去,只有一跟线连到上面,属于可以删掉的VIA。

I see. 又學到一些知識, 感恩!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top