微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教--allegro导入网表时,如何删除pcb中已经存在的连线?

请教--allegro导入网表时,如何删除pcb中已经存在的连线?

时间:10-02 整理:3721RD 点击:
有一个问题,请教下大家:
现在我有一个原理图和一个对应的pcb,原理图和pcb都是完整的,pcb的布线也都完成了,现在假设在原理图中,u1和u2连接,pcb中,u1和u2的连线也都连接好了,
现在的问题是:我在原理图中,把u1与u2的部分连线,删除,然后将这些连线连接到u3上,然后再导入网表,发现u1和u2这些在原理图中删除的连线,在pcb中仍然存在,
有没有一种方法,在导入网表的时候,删除这些不需要的连线呢?谢谢。
为了便于描述,我再用工程文件描述下:
  原理图 mywork.sch   器件 u1 连接 器件 u2   (假设有两根连线a,b)
  pcb     gerber.brd  (原理图中的a连线和b连线已经在pcb中连接好)
现在,    u1和u2的 a连线删除,将u1空出的管脚,和u3连接,导入网表,发现pcb中的a连线仍然在,问,如何自动的在导入网表的时候,将这个a连线去掉?

谢谢大家。

这个没发现可以自动删啊,手动吧

删掉PCB中的NET,重新套入。

回复 3# jenny2010

    谢谢解答。我回去试试。

回复 2# heleixue

    谢谢解答,我回去试试。

导入网表时,  把 allow etch removal勾选就可以了,会自动删除的

6楼正解,勾选后会自动移除。

好办法。应该就可以了。

学习了,呵呵!

学习学习一下

不错!好东西!谢谢小编.

6楼正确 谢了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top