微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求解决:原理图打包时遇到的问题

求解决:原理图打包时遇到的问题

时间:10-02 整理:3721RD 点击:
原理图打包时出现

#2501WARNING(316): EDB reports:


Unknown child port name: vin3 connecting to monitor_lib.tw2815:sch_1


This problem occurred for instance:

以下还有许多条类似提示 只不过换个引脚  这是怎么回事 如何解决   望知道者帮忙看下。  

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top