微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > DDR3 6层板走线

DDR3 6层板走线

时间:10-02 整理:3721RD 点击:
叠层1: T  L2G L3V L4V L5G B  
叠层2: T  L2G L3IN L4V L5G B
叠层3: T  L2V L3IN L4IN L5G B
哪种好一点,DDR3的CHA CHB分别走在那一层比较好?

...........................

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top