微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > Design Entry CIS导出brd文件出错

Design Entry CIS导出brd文件出错

时间:10-02 整理:3721RD 点击:
下面是log里面的内容:
{ Using PSTWRITER 10.5.0 p001Nov-28-2010 at 23:37:21 }
Scanning netlist files ...
Loading... E:\ug\allegro/pstchip.dat
Loading... E:\ug\allegro/pstchip.dat
Loading... E:\ug\allegro/pstxprt.dat
Loading... E:\ug\allegro/pstxnet.dat
packaging the design view...
各位大侠帮帮忙啊,在线急等
我用的是cadence15.5.1

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top