微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 关于DDR等长问题

关于DDR等长问题

时间:10-02 整理:3721RD 点击:
现有一个系统上用两片DDR2 ,组成32位。要求地址线,控制线与时钟一组等长,数据线一组等长,请问是以两片DDR的数据线为一组等长 还是单独以一片DDR的数据线为一组等长?

两片DDR2的数据线要全部等长的,地址线也要差不多长,要不然会出错啊

data 0-7 為一組, 8-15 是第二組, 如此類推, 每組要等長

回复 3# lungfish

   刚看了一篇文章 说即使分组 各组之间也要等长,要改线了

应该所有的DQ,DQS DM都等长,所有ADD等长,CLK走成差分就行了

正确的:
Group00~D7,Strobe,INV.误差5mil
Group18~D15,Strobe,INV.误差5mil
Group216~D23,Strobe,INV.误差5mil
Group324~D31,Strobe,INV.误差5mil
Group432~D39,Strobe,INV.误差5mil
Group540~D47,Strobe,INV.误差5mil
Group648~D55,Strobe,INV.误差5mil
Group756~D63,Strobe,INV.误差5mil
其中:group Data参考相关strobe,误差200。
Strobe之间误差500.参考Clock.相关clock pair等长,误差1mil.

回复 6# ytplxy

    ADD  DQS都以CLK做等长

高手真多,都是好人那,
谢谢你们了      
接受教育啦

学习
学习

学习

学习了,,,,,

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top