微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > Allegro重新自动命名后的问题

Allegro重新自动命名后的问题

时间:10-02 整理:3721RD 点击:
Allegro布线完成后,如果采用Auto Rename重新自动命名,那么以前定义的约束(特别是和器件有关的)会不会出现DRC错误?此时该如何处理?

没人回答吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top