微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 封装内多个管脚名称相同,在原理图中怎么生成网络表,怎么会出现错误呀?

封装内多个管脚名称相同,在原理图中怎么生成网络表,怎么会出现错误呀?

时间:10-02 整理:3721RD 点击:
封装内多个管脚名称相同,在原理图中怎么生成网络表,怎么会出现错误呀?

你可以在后面加1,2,3数字区分呀

好像得要不同的名字。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top