微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > CAPTURE CIS中导出网表问题

CAPTURE CIS中导出网表问题

时间:10-02 整理:3721RD 点击:

从capture cis 中导出allegro网表时出错,怎么解决?

错误现象如下:

这样的问题神仙也帮不了你!

你自己看看Session log里所指出的是什么错误,然后才能采取相应的解决办法呀!

就是!

咳咳,小编提供的信息太少

二楼正确,应该是FOOTPRINT没找到吧

自己先看看log,找到错误后再解决问题

努力学习中.应该这个问题了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top