微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 用Concept HDL做元件时碰到的问题

用Concept HDL做元件时碰到的问题

时间:10-02 整理:3721RD 点击:
我用 Part developer 做元件时,因为一个封装里就是一个NPN和一个PNP三极管,所以我想把它做成两个分开的三极管,以便读图方便。但每当我按照标准库中2N2222的封装的样子摆好三个引脚的位置,Part developer 就会发生错误,报告某某内存不能为读,然后只能退出。请问各位大虾,我的操作错在何处,或我应该如何操作?3X!

我自己回复:如果在右边的图形界面中自己拖引脚,就会造成程序出错退出;如果用下边的箭头移动就正常——这应该是Cadence的 BUG?

是不是问题太简单了?我第一次用

也许你那里的软件有问题或者没有安装好,重装一次了,我这里可以的了.

在里面也可以做两个视图的啊

bumingbai

对你无语中~~~

恩,应该是软件的问题。我的软件也支持的,封杀盗版,哈哈

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top