微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > via on pad怎么不报错呢?

via on pad怎么不报错呢?

时间:10-02 整理:3721RD 点击:
我碰到过VIA打在PAD的正中间,可是它不会有DRC呢?可是在设置上面都有选上ON啊!有谁可以给我个答案吗?谢谢!

還要在PHYSICAL RULE SET 的SET VALUE 和SET DRC MODES 里設

你是做了dbcheck後

還是沒顯示drc的嗎?

我有设的,但是没有显示DRC,其他地方都有,但是只要打在PAD的正中间的就没有所以如果没检查出来就有很大的问题了

都有CHECK还是不行

1  same netdrc都要选on

2  setup\constraints\physical\set values下pad/pad direct connect选not allowed

3   setup\constraints\physical\set drc model下

    pad/pad direct connect选 always

我也有遇到過這個問題,而且以上你們所講的設置我都有做呀.可還是不行.不明白為什么

是的不明白了

你是不是打在同一网络名的PAD上,所以不会报错,如果是在不同的网络PAD上打了Via就会产生DRC.

是同网络

同网络一样报错,一定是没设好

应该是同网络名不会报错吧,这个又不像Menter。我试了,要不请楼上的直接把那里需要设置的步骤说清楚点好吗?谢谢

你零件是否有建这个VIA KEEPOUT的层面呢?

如果有加这个层面的话,即使是同网络名应该也会有VIA TO KEEPOUT的DRC

仅供参考,谢谢!

按照楼上的设是可以的。

对加了VIA KEEPOUT就OK了,谢谢

学习一下

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top