微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > concept HDL放器件时候提示环境变量错误

concept HDL放器件时候提示环境变量错误

时间:10-02 整理:3721RD 点击:

版本allegro15.5.1,concept HDL

每次放置器件的时候都会提示:The allegro enviroment is not setup correctly.但是器件还是能够正常放置在原理图里面,而且能够正常layout板子。 但是每放一个器件都提示出错,感觉非常的不爽。请问这是什么原因?

没人知道吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top