微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请问cadence15.5生成网表时能不能忽略器件的value值?

请问cadence15.5生成网表时能不能忽略器件的value值?

时间:10-02 整理:3721RD 点击:
       更改原理图时更改了大部分器件的value值,重新导入网表时PCB上很多器件都飞了,得重新放置,因为某些原因器件的位置不能变动,所以挨个往里面放置很是头疼……哪位达人给指点一下……谢谢……

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top