微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > PCB设计问答 > Cadence Allegro > Allegro怎么样使元件在移动的时候NET线最短化

Allegro怎么样使元件在移动的时候NET线最短化

时间：10-02 整理：3721RD 点击：

我在元件移动的时候NET不能最短化，图片上是元件在移动的时候的情况

上一篇：J-STD-002 C 標準
下一篇：刚在淘宝网上买了本cadence高速电路板设计与仿真（第三版）

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top