微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 铜皮不避让的问题

铜皮不避让的问题

时间:10-02 整理:3721RD 点击:
 现象:出现铜皮部分不避让的现象(半圆),经过了DBcheck,叠层和光绘输出都设置成负片,正片没有问题 ,allegro和cam中如图所示,版本为SPB15.5



我觉得这应该算是allegro的一个bug。

负片层一定要注意分割先不要跨大的金属化孔。

如果垮了,并且这个金属化孔与一面连接,那么它就会短路…………

因为它不能只有一半的焊盘…………

确实,已解决问题

不错,顶一下!感谢小编!

“跨大”是什么意思?

就是anti etch线比较细的时候,不要在金属化通pin中间穿过

呵呵

多谢楼上的兄弟

不错

又长见识了!

不错,顶一下!感谢小编!

看了1x

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top