微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > Design Entry CIS 生成网表出错问题?

Design Entry CIS 生成网表出错问题?

时间:10-02 整理:3721RD 点击:

Design Entry CIS 生成网表出错问题?

请高手们请教我吧。

谢谢





c:\Cadence\SPB_15.7\tools\capture这个目录下没有allegro.cfg文件,在电脑上搜索一下看其它地方有没有这个文件,或在其它电脑上拷一个到这个目录.

如果电脑装有“麦咖啡”杀毒软件,请关闭,

看你的不像,建议重装一下吧!

好像找不到啊。怎么放进去呢。我把原理考进去吗?



不要把原理图文件放在中文或含有空格等非法字符的目录下。

学习下。

{ Using PSTWRITER 10.0-P002Dec-10-2009 at 09:35:24 }

#1 Error   [ALG0042] Duplicate Reference Designator L5: SCHEMATIC1, CONTROL (73.15, 151.64).
#2 Error   [ALG0045] multiple pin 1's which have different nets connected for L5: SCHEMATIC1, CONTROL (73.15, 151.64).
#3 Error   [ALG0045] multiple pin 2's which have different nets connected for L5: SCHEMATIC1, CONTROL (73.15, 151.64).
#4 Aborting Netlisting... Please correct the above errors and retry.

问下导网表时出现这些问题怎么解决?

难倒就不能重名吗?

学习下。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top