微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 导网络表出错的问题

导网络表出错的问题

时间:10-02 整理:3721RD 点击:

导网络表出错的问题

出错提示如图所示,但是在candence的log里面只有警告,根本就没有错误提示。请问这是什么原因造成的啊 ?

文件损坏了。
http://www.linelayout.com/bbs

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top