微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 导入网表问题,急!请大家指教。

导入网表问题,急!请大家指教。

时间:10-02 整理:3721RD 点击:

在从新的原理图导入到旧的PCB文件中时,碰到如下提示:

!'C0402'! ; C228
WARNING: Refdes/slot 'C228/G1' function property 'LOGICAL_PATH @xtx460_081210.~
         des0225_10_sch_11(sch_1):ins52760593@ep_lf_orcad_library1.\cap_100nf_~
         0402_16v_10%_x7r.normal\(chips)' deleted.
WARNING: Refdes/slot 'C228/G1' function property 'PRIM_FILE .\pstchip.dat' del~
         eted.

请问是什么意思?怎么解决这个问题呢?

我新建立一个文件,导入网表可以成功导入的。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top