微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求助:在 ALLEGRO 中遇到的奇怪问题。

求助:在 ALLEGRO 中遇到的奇怪问题。

时间:10-02 整理:3721RD 点击:

目前正在该一个项目,原理图和PCB都需要修改。后来发现有一些问题,逐步的解决了。现在仍然有个棘手的问题。就是当ALLEGRO运行的时候,只要稍微有点操作,比如move一个器件。你就可以在命令行里看见如下数行 there are ***  silkscreen updating failures     所以allegro很慢。但又不知道是哪里出了问题。

所以,我试图重新建一个新的.brd文件。问题又来了。没有任何操作就是无法调入netlist。提示如下。没有任何error提示。 非常怪。都不知道该怎么办? 又没有哪位同志也遇到过这些问题。请求帮助。谢谢!

Cadence Design Systems, Inc. netrev 15.2 Sat Jul 11 13:07:13 2009
(C) Copyright 2002 Cadence Design Systems, Inc.

------ Directives ------

RIPUP_ETCH FALSE;
RIPUP_SYMBOLS ALWAYS;
MISSING SYMBOL AS ERROR FALSE;
SCHEMATIC_DIRECTORY 'E:\work\DVM_Virtex5\Schematic\worklib\FPGARM_PCIHD\packaged';
BOARD_DIRECTORY '';
OLD_BOARD_NAME 'E:\work\DVM004_FAPH8D1\Schematic\worklib\FPGARM_PCIHD\physical\atemp.brd';
NEW_BOARD_NAME 'E:\work\DVM004_FAPH8D1\Schematic\worklib\FPGARM_PCIHD\physical\atemp.brd';

CmdLine: netrev -$ -5 -i E:\work\DVM_Virtex5\Schematic\worklib\FPGARM_PCIHD\packaged -y 1 -z E:\work\DVM004_FAPH8D1\Schematic\worklib\FPGARM_PCIHD\physical\#Taaaaaa03008.tmp

------ Preparing to read pst files ------

但是同一个netlist导入原来的pcb文件就可以。不知道哪里出了问题,很迷惑!

自己顶起来,期盼有人能帮我解决问题。

我相信skill命令肯定能强行关掉这个silkscreen updating的问题。关键是不知道是哪一句。请高手指点!

谢谢了!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top