导入网表错误，完全没辙了，大家帮帮忙啊～
我是第一次用allegro，这次被一个问题困扰有一个星期了，
在网上搜索了n多资料，还是毫无头绪。
发现这里高手很多，特将处女贴献上，请大家指点迷津！
我先用Capture CIS画好了原理图，又做好了封装库（*.psm,*dra)
在Capture CIS中指定了各元件的封装后，成功生成了网表。
但是，运行Allegro PCB Design 610，
导入网表（File->Import->logic->Import Cadence）时出错，
全部都是一个问题，如下所示：
#1 ERROR(302) Device library error detected.
Pin 'D0' for function 'NOR FLASH 28F256K_PACKAGE_28F25' on device 'NOR FLASH 28F256K_PACKAGE_28F25' has swap/pinuse inconsistency.
请大家看看怎么解决这个问题。
++++++++
这个问题已经解决了
是因为我做元件的lib有问题，用表格方式做的，想当然的把所有管脚的pingroup都设为0，就成这样了。
删除这些0就好了
请大家吸取我的教训啊
我也是个新手,很多问题都解决不了,#3 Error [ALG0033] Unable to find package for PAGE1: SCHEMATIC1, PAGE2 (4.80, 10.90).
#4 Aborting Netlisting... Please correct the above errors and retry.我做层次原理图老出错。,不知道什么原因的,我们一起切磋,
你找一下这个元件PAGE2 (4.80, 10.90)，
可能它没有指定封装，或者指定的封装不对
你的封裝有產生Device 文件?
我又生成Device文件，而且还在setup－user pereferences里面设置devpath,padpath,psmpath了
还是这样的问题。
本人也是新手,我按装的是cadence 15.2;画原理图都是用cadence concept HDL画的,不知道cadence还有Capture CIS也可以画原理图;请问cadence 15.2里面有Capture CIS这个软件吗?要怎样进去啊！请指点！谢谢！
我安装的是Cadence allegro SPB 15.5.
在开始菜单里面，进Allegro菜单，里面有Design Entry CIS，点了以后就出来一个对话框，
选择要启动的程序，里面就有Capture CIS
请高手指点迷津啊，
就等解决这个问题才能布线啊～
应该是库建错了
焊盘没弄成负片?
请问，怎么把焊盘弄成负片啊?
呵呵，第一次做，好多地方不知道，请高手不要笑话～
顶一下，盼高手相助～
另外补充一下，我们做的是8层板
画原理图时。可能双击那个flash芯片，把它的symbol改了。
如果这样，改回应该就可以了。
真难搞
10楼的 不要什么东东都往正负片上扯
#1 ERROR(302) Device library error detected
你这个错误是上面一行出的错。你怎么把下面一行的给贴出来了?
我的是在安装路径里找到的 七楼说的那个我这个15.5根本找不到 /Cadence/SPB_15.5/tools/capture里找的到的
- Preparing to read pst files ------
Starting to read D:/schlib/pstchip.dat
Finished reading D:/schlib/pstchip.dat (00:00:00.04)
Starting to read D:/schlib/pstxprt.dat
Finished reading D:/schlib/pstxprt.dat (00:00:00.00)
Starting to read D:/schlib/pstxnet.dat
Finished reading D:/schlib/pstxnet.dat (00:00:00.00)
------ Oversights/Warnings/Errors ------
#1 ERROR(305) Device/Symbol check error detected.
Symbol '1206' for device 'BZX84C24/SOT_1206' has extra pin '2'.
Symbol '1206' for device 'BZX84C24/SOT_1206' is missing pin '3'.
------ Library Paths ------
MODULEPATH = .
C:\Cadence\SPB_15.2\share\local\pcb/modules
PSMPATH = D:\footprint\
D:\schlib\
allgro\worklib\cpu\sch_1\
.
symbols
..
../symbols
C:\Cadence\SPB_15.2\share\local\pcb/symbols
C:\Cadence\SPB_15.2\share\pcb/pcb_lib/symbols
C:\Cadence\SPB_15.2\share\pcb/allegrolib/symbols
E:\EMC资料\新建文件夹\ALLGOPCB
PADPATH = D:\footprint\
D:\schlib\
symbols
..
../symbols
C:\Cadence\SPB_15.2\share\local\pcb/padstacks
C:\Cadence\SPB_15.2\share\pcb/pcb_lib/symbols
C:\Cadence\SPB_15.2\share\pcb/allegrolib/symbols
D:\
ALLGRO\WORKLIB\CPU\SCH_1\
------ Summary Statistics ------
#2 ERROR(102) Run stopped because errors were detected
netrev run on Jun 29 22:47:16 2009
DESIGN NAME : 'POWERSTORT'
PACKAGING ON Apr 6 2004 19:58:38
COMPILE 'logic'
CHECK_PIN_NAMES OFF
CROSS_REFERENCE OFF
FEEDBACK OFF
INCREMENTAL OFF
INTERFACE_TYPE PHYSICAL
MAX_ERRORS 500
MERGE_MINIMUM 5
NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'
NET_NAME_LENGTH 24
OVERSIGHTS ON
REPLACE_CHECK OFF
SINGLE_NODE_NETS ON
SPLIT_MINIMUM 0
SUPPRESS 20
WARNINGS ON
2 errors detected
No oversight detected
No warning detected
cpu time 0:00:53
elapsed time 0:00:00
导入网表时出现的错误
这个错误怎么解决我是个新手，谢谢各位高手指点。我网上找了一个月都没有搞明白。
有没有人知道呀
Symbol '1206' for device 'BZX84C24/SOT_1206' has extra pin '2'.
Symbol '1206' for device 'BZX84C24/SOT_1206' is missing pin '3'.
零件的pin和線路圖的pin 有沒有一致呀
我怎么改比较好，谢谢！我是个新手。多多指教。
谢谢楼上的 ，我明白了