微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求助:15.5网络表导不过去,请高手指点.

求助:15.5网络表导不过去,请高手指点.

时间:10-02 整理:3721RD 点击:

*
* Netlisting the design
*
********************************************************************************
Design Name:
f:\my job\job\mid-9705ar-z-a.dsn
Netlist Directory:
f:\my job\job\allegro
Configuration File:
C:\Cadence\SPB_15.5.1\tools\capture\allegro.cfg

Spawning... "C:\Cadence\SPB_15.5.1\tools\capture\pstswp.exe" -pst -d "f:\my job\job\mid-9705ar-z-a.dsn" -n "f:\my job\job\allegro" -c "C:\Cadence\SPB_15.5.1\tools\capture\allegro.cfg" -v 3 -j "PCB Footprint"
Scanning netlist files ...
Loading... f:\my job\job\allegro/pstchip.dat
Loading... f:\my job\job\allegro/pstchip.dat
Loading... f:\my job\job\allegro/pstxprt.dat
Loading... f:\my job\job\allegro/pstxnet.dat
Error: Line 370 in file f:\my job\job\allegro/pstxnet.dat:
   Reference designators inconsistent in xprt and xnet files 
 Detected in function: pstFindInstByOldPathName
Error: Line 370 in file f:\my job\job\allegro/pstxnet.dat:
   Error loading the net list file 
 Detected in function: ddbLoadPstXFiles
#1 Error   [ALG0036] Unable to read logical netlist data.

Exiting... "C:\Cadence\SPB_15.5.1\tools\capture\pstswp.exe" -pst -d "f:\my job\job\mid-9705ar-z-a.dsn" -n "f:\my job\job\allegro" -c "C:\Cadence\SPB_15.5.1\tools\capture\allegro.cfg" -v 3 -j "PCB Footprint"

PCB Footprint,感觉是没有设置padpath和psmpath的路径

是不是你步骤不对呀

看看你的f:\my job\job\allegro/pstxnet.dat里面370行是什么样子的,报错信息已经提示给你了。

工作路径最好不要有空格

你用的是哪种方法NETIN啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top