Capture生成网络表时有错误

Capture生成网络表时有如下的错误：

Exiting... "D:\Cadence\SPB_15.2\tools\capture\pstswp.exe" -pst -d "D:\Allegro\PCB\design1.dsn" -n "D:\Allegro\PCB\allegro" -c "D:\Cadence\SPB_15.2\tools\capture\allegro.cfg" -v 3 -j "PCB Footprint"

*** Done ***

想请教高手，这个是什么问题呀?我用的是Cadence SPB 15.2版，用他的Capture生成Allegro网络表时总是出现如上的问题，我新建了一个Design，复制过去后还是出现一样的问题。

LZ你说的这个问题解决没有啊?小弟也遇到了同样的问题，LZ麻烦告知一下啊`~~~

是不是得要先DRC通过?

是不是你的电路图中有的元件没有封装呀