微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请问超出package keepin 的DRC如何不让它出现

请问超出package keepin 的DRC如何不让它出现

时间:10-02 整理:3721RD 点击:

 

 有些器件部份超出了板框,总是DRC出现,板子上有DRC标符,看着总不爽。请问有哪些办法可以不让它出现吗?

wavie就可以了

wavie是什么啊,刚用这个,很多还不懂,望指教下啊

其实有这个警告是没有问题,个人认为还是保留这个DRC为好,安全一些。

如果你要关掉这个,可以把Design Constrains里的package to place keepin检查关掉就行了

是不是可以设置元件的属性,变成不检查?

上一篇:cadence菜單.pdf
下一篇:telesis.dll导入问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top