微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 铺铜出问题

铺铜出问题

时间:10-02 整理:3721RD 点击:

DRC为V/S

我用了两种孔,一种大点,一种小点,小的铺铜之后不会有V/S情况,而大的就出现了错误

请各位指点指点

可能是Spacing Rule Set里面的 shape to via设置的问题吧?

已解决,谢了

如何解决的撒

可能是大孔的属性没带进去

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top