微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教个关于敷铜的问题

请教个关于敷铜的问题

时间:10-02 整理:3721RD 点击:

如果敷铜结束后再改变与铜皮(例如网络是GND)相关的一些安全距离(例如shap to via),不管是改大或改小,铜皮会变成整块的static solid,删掉敷铜,重新来过,类型选 Dynamic copper,但敷出的铜皮仍然是整块的GND网络的图片,如何修改。

 

需要smoot

谢谢!

smooth?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top