微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请问在allegro中怎样给一个VIA指定一个网络名?

请问在allegro中怎样给一个VIA指定一个网络名?

时间:10-02 整理:3721RD 点击:
请问在allegro中怎样给一个VIA指定一个网络名?在PCB中直接操作,有个VIA没网络,我 想给它定义到一个网络上.


走根线连上

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top