微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教一下,RJ45网口下面内电层扣铜了,怎么计阻抗?

请教一下,RJ45网口下面内电层扣铜了,怎么计阻抗?

时间:10-02 整理:3721RD 点击:

RT。

很急啊!

就当它没有计算啊.

1.RJ45 不用挖空,讓Trace下方保留地。不過地離其它東西最好距離拉大一些,不要太近了。

2.RJ11 Transformer 高壓下方才需挖孔。

3.挖空掉了,也就沒有阻抗了,就按照有參考地的那部份作就好了。

4.不過針對RF的阻抗控制,就有一番學問了...


没有阻抗的话,那这段不就不连续了么?

我打听到的说法,Rj45下面扣铜是为了线做的粗一点。但我是4层板啊,一挖参考面可就大了去了。

我用 PolarSi8000 该如何选模型呢?

PS:我这个是千兆网接口。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top