微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > sub-drawing中的网络

sub-drawing中的网络

时间:10-02 整理:3721RD 点击:

我在使用sub-drawing的时候,发现网络没有跟着过来

有没有高手可以解决这个问题啊

没有选preserve nets of shapes

我用sub-drawing把文件从一个project导入到另一个project

shape和网络还是丢失了  能否说的详细些

能够留下邮箱




图1,export时

图2,import时

hao de

在新的PCB里,在login -> part logic 里把元器件定义多加上去,

在import后, 然后在logic->net logic 里把网络号加上去,然后分别

给各个元器件设置,这样就可以利用原先画好的线路图了.

有没人知道,part logic 和 net logic 可以倒到新的PCB板里去的,这样就不用

手工一一添加了.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top