微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 16.0 CONSTRAINT 对比

16.0 CONSTRAINT 对比

时间:10-02 整理:3721RD 点击:
请问各位  如果在16.0的版本上设置constraint 如何进行对比呢  我没有找到想15.5当中的那一项  是不是我设置没设好还是别的原因  真诚希望得到你们的帮助!

有了解这个版本的可以告之一二吗  小弟将不胜感激的 

在spacing里有一项net class-class,可以设置对比信息

哦  谢谢了 我觉得这个好象没有15。5的好用  没有那么直观

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top