微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教Allegro不能导入capture entry CIS的网表

请教Allegro不能导入capture entry CIS的网表

时间:10-02 整理:3721RD 点击:
如图,一个老板需要改板,原理图是CAPTURE ENTRY CIS的,倒出3个dat的网表,
才发现这个板根本就不能选capture entry cis选项,而在allegro中打开其他的PCB
都可以选这个选项,请教各位大侠是哪里设置的问题!

怎么看不到图片?

上一篇:求教导线删除问题
下一篇:怎么做阻焊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top