微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 原理图中加测试点和在PCB中加测试点有何区别

原理图中加测试点和在PCB中加测试点有何区别

时间:10-02 整理:3721RD 点击:

1、请问这两种有何优缺点

2、若在PCB中加测试点,是所有的都加还是选择部分加?加多了对信号有无影响?

谢谢了

没人理,自己顶一下

基本上我覺得沒啥差因,但是對於重要的類比訊號,我通常都不加,怕影響特性

没有区别吧,呵呵

以下是引用bear017在2005-9-14 10:12:54的发言:基本上我覺得沒啥差因,但是對於重要的類比訊號,我通常都不加,怕影響特性

请问什么叫类比讯号?

还有一般什么样的讯号要加测试点?有没有规律啊?

谢谢了

類比訊號:是連續而不規則的訊號,不像數位訊號只有0與1;

而一般要加測試點是由工程師or工廠決定,因為工廠有時侯要修板子,需要量測訊號,並沒有一定的規則。

有些公司還規定1個板子的測試點需佔一個pcb的90%以上

類比訊號就是我们大陆常说的模拟信号啦!

测点在实际案例中一般有两种,1.电子工程师用于调试时为了得到想测试net的波形或其他电器参数而预留的测点,一般不需要100%,所以一般应加在原理图中。2.用于ICT测试的测点,ICT测试主要作用是检测PCB Assembly效果及品质,所以一般情况下,100%是最好的,但是由于板子密度过高,或信号的特殊要求,可能无法做到100%测点,这种情况也是允许的。 信号上加入测点,对于信号传输质量一般是有不利影响的,低速信号一般问题不大,但对于一些高速信号,测点的加入可能会使信号质量变得很糟。所以测点策略一般需要于电子工程师共同探讨,来寻求一个最佳的方案。

个人见解,仅供参考。

这个是自己加呢还是PCB厂家加呢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top