请教，我的阻抗匹配该怎么做呢？

请问各位高手，我第一次做6层pcb板，在allegro里画的，设置具体是，1层s，2层3.3v，3层s，4层s，5层gnd，6层s，不过我通过cross-section里的隔层和铜铂厚度都一样，我是0.1mm的线宽，不过查到的阻抗是84，63，63，84，这4个信号层的阻抗显得不够匹配，如果我想要在数据总线上跑100m左右的频率是不是要做阻抗匹配?是加工厂商做呢还是我的pcb设计方面改进后再去做，我现在pcb画了好久才搞定，问问各位高手该怎么做?以前一直没考虑阻抗匹配的问题。如果我在数据总线上跑50m的频率是不是可以不考虑这个阻抗匹配的问题呢?简单的通过设置层厚度的方法来做可以解决这样的问题吗?这样的速度该做多少欧姆的阻抗板?是不是每个信号层的数据线的阻抗都一样就说明阻抗是匹配了?

各位高手哦,帮帮忙哦！再谢了.

期待高手出招！

我帮你顶顶！

首先一点，希望你能理解，阻抗设计已经是PCB的比较高的层面了，要能很好的做到阻抗设计，需要扎实的PCB设计以及SI的基础知识，另外，还需要PCB板厂各种材料的详细数据，也就是制板经验。这样在阻抗设计时，才能显得胸有成竹。

目前，对于你的情况，我个人认为你暂时不需要学这些理论知识。先记住是什么，等你经验丰富了，再谈为什么。

对于你的项目，首先叠层设计，我认为不太合理，如果你的大部分器件是摆放在第一层，建议你把2层和5层换一下，让器件紧贴Ground，这对EMC和SI都有一定的好处。

还要明确一个概念，PCB中，除掉第一层和最后一层，其余每相邻的两层和它们之间的绝缘层都构成一个Core，比如2和3， 4和5，Core其实是PCB制造的原材料之一，有着固定且严格的规格，所以在填写PP厚度的时候，不是任意数值都是合法的。建议你与PCB板厂联系一下，请他们提供一下芯板和pp的数据，这样你才能有效的设计出你要求的阻抗。另外为什么用0.1mm?这对目前PCB制程是一个考验，不是所有PCB vendor都能做到0.1mm。所以阻抗设计时，还要考虑到这一点。

阻抗匹配是driver的输出阻抗和传输线阻抗以及reciver的输入阻抗相匹配，而不是所有信号的阻抗匹配的意思。至于阻抗的数值，跟系统有关系，大部分系统要求是单根50ohm，差分100ohm，也有特殊的如75ohm，90ohm等。

只要是传输线，就需要做到阻抗匹配。跟信号的边沿跳变时间有直接关系，而非仅仅频率，所以是否要做到阻抗匹配，首先要明确trace是否需要用传输线来解决。

希望能解答到你的疑问！

仅供参考。

虽然不是很能懂，但是小编的学识让我折服。非常感谢！有一点还想问一下，信号层之间走同样的信号的话，层与层之间的阻抗是否要相等呢?

顶一下小编

阻抗是对传输线而言的，如果你从第1层打via到第3层，是要遵守阻抗相等的原理。所以你在设计阻抗的时候，如无特殊情况，所有信号层都要设计50ohm （常规）

不是很好表达，请见谅

再谢小编！有学者风度！

 不错,顶一下！感谢小编！

zzzz