微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro里设置差分对相位误差是什么意思?

allegro里设置差分对相位误差是什么意思?

时间:10-02 整理:3721RD 点击:
请教!allegro里设置差分对相位误差是什么意思?

你是说phase tolerance吗?

定义差分对之间由于不等长导致的相位容差范围(即正负两根线的长度误差),可以用mil为单位。

线长一旦不匹配,除了时序会发生偏移,还给差分信号中引入了共模成分,降低信号的质量,增加了EMI。

我画过一个LVDS的板子,LVDS转换通道的数据传输速率是94.5Mbytes/sec,(我觉得挺快的了),phase tolerance是10mil。

谢谢

你好,我想问一下 phase tolerance 跟哪几项参数有关?

我是把差分phase tolerance设置成10mil,但是布线时候,从焊盘一出来就显示超出范围40多,

DPTOL为-40多,这是怎么回事呢?

我布线长度才10多mil,怎么DPTOL会超出这么多?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top