微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > Netlist报错了,大问题出来了

Netlist报错了,大问题出来了

时间:10-02 整理:3721RD 点击:

Scanning netlist files ...
Loading... e:\ds\allegro/pstchip.dat
Loading... e:\ds\allegro/pstchip.dat
Loading... e:\ds\allegro/pstxprt.dat
Loading... e:\ds\allegro/pstxnet.dat
#38 DDB_ERROR: Terminating character '=' not found on line 6573.
              DDB_INFO: File e:\ds\allegro/pstxnet.dat not loaded.
Error: Line 6573 in file e:\ds\allegro/pstxnet.dat:
   Could not create new pin inst <logicalPinName> 
 Detected in function: pstReadNodeSec
Error: Line 6573 in file e:\ds\allegro/pstxnet.dat:
   Error loading the net list file 
 Detected in function: ddbLoadPstXFiles
#11 Error   [ALG0036] Unable to read logical netlist data.

帮忙看看吧,谢谢大家了

去看pstxnet.dat的line 6573跟其他行有啥不同.

没不同,都一样的

看零件編號在否

在的

可能封装有问题吧

封装不能有特殊符號ex:#...

我遇到过 相同的问题 虽然解决了 但是很麻烦  如果没有别的办法 你可以试试

你在原理图中依次删除每个page后,生成网络表,看看能否通过,例如如果删除了c图 ,网络能导的过去 就说明c图出了问题,如果还是导不过去 就把c图给粘回去(记住了 删除用工具拦上的那个剪刀,这样对于没有出错的page还可以通过粘贴还原回来 不要用delete)

然后你在c 图中依次删除器件模块 ,发现哪块出了问题 重画一下  (有时也不一定,我有一次删除了 又粘贴上去 就好了)

我是经常遇到这样的问题,都是这么解决的 也希望有高手给予简单的查错方法。

查查元件库,肯定是原理图封装和PCB封装没有对应起来

我也遇到过这样的问题,但解决的方法是:把零件库导入到ALLEGRO中,用自动功能摆放零件,或者是手功布件,注意零件的PIN是否有在图纸中不是空脚的PIN没有网络,看看在ALLEGRO中那个零件PIN没有网络名,在原理图中删掉此零件从复制一个从放即可。具体是什么原因也没明白。

我也遇到过此问题,那时因为SYMBOL出现了非法字符,你可以看看我是怎么发现问题的:

http://www.laoyao2008.cn/articleshow.asp?id=27

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top