微波EDA网,见证研发工程师的成长! 2025濠电姴鐥夐弶搴撳亾濡や焦鍙忛柣鎴f绾惧潡鏌熸潏鍓х暠缂佺媭鍨堕弻銊╂偆閸屾稑顏�03闂傚倸鍊搁崐椋庣矆娓氣偓楠炴牠顢曢敂钘変罕闂佺粯鍔曢幖顐ょ不椤栫偞鐓ラ柣鏇炲€圭€氾拷16闂傚倸鍊搁崐椋庣矆娓氣偓楠炴牠顢曢敃鈧粣妤佺箾閹存瑥鐏╃紒鐙€鍨堕弻銊╂偆閸屾稑顏� 闂傚倸鍊搁崐椋庣矆娓氣偓楠炴牠顢曢妶鍌氫壕婵ḿ鍘у▍宥団偓瑙勬磻閸楁娊鐛崶顒夋晢濠电姴鎳夐崑鎾诲锤濡や胶鍙嗛梺缁樻礀閸婂湱鈧熬鎷�闂傚倸鍊搁崐椋庣矆娓氣偓楠炴牠顢曢敃鈧粣妤佺箾閹存瑥鐏╃紒鐙€鍨堕弻銊╂偆閸屾稑顏�
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > CONCEPT HDL中这个错误是怎么回事呀

CONCEPT HDL中这个错误是怎么回事呀

时间:10-02 整理:3721RD 点击:

只是加了一个电阻,一个地,存盘时提示这么一个错误

INFO (voltage_on_hdl) HDL Power Symbol doesn't have voltage property. To turn off this warning please goto Tools->Options->Check and uncheck 'Voltage on HDL Symbols' option.

这是怎么回事呀,谢谢

To turn off this warning please goto Tools->Options->Check and uncheck 'Voltage on HDL Symbols' option.

去这里把这个check关掉就好了

这个不影响

看到这个提示了,怕出问题特地导到pcb看确实该连的都连了,那警告啥意思呀。我令建了个工程,有时就没这个警告,放的一样的东西呀

在地的属性中添加一个叫value的值,好像也行

VHDL的检查,在做AMS仿真才会用到的属性,如果不用把check里的开关去掉就没事..

仿真时要用到,平时按照提示关掉选项就可以了,没什么影响的。

不会,学习中

二楼回答了,路过

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top