微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > CONCEPT HDL中这个错误是怎么回事呀

CONCEPT HDL中这个错误是怎么回事呀

时间:10-02 整理:3721RD 点击:

只是加了一个电阻,一个地,存盘时提示这么一个错误

INFO (voltage_on_hdl) HDL Power Symbol doesn't have voltage property. To turn off this warning please goto Tools->Options->Check and uncheck 'Voltage on HDL Symbols' option.

这是怎么回事呀,谢谢

To turn off this warning please goto Tools->Options->Check and uncheck 'Voltage on HDL Symbols' option.

去这里把这个check关掉就好了

这个不影响

看到这个提示了,怕出问题特地导到pcb看确实该连的都连了,那警告啥意思呀。我令建了个工程,有时就没这个警告,放的一样的东西呀

在地的属性中添加一个叫value的值,好像也行

VHDL的检查,在做AMS仿真才会用到的属性,如果不用把check里的开关去掉就没事..

仿真时要用到,平时按照提示关掉选项就可以了,没什么影响的。

不会,学习中

二楼回答了,路过

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top