微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请问在CONCEPT HDL中遇到的问题!

请问在CONCEPT HDL中遇到的问题!

时间:10-02 整理:3721RD 点击:
在concept hdl中怎么将元器件管角连上总线呀,我就是随便用draw wire画线连上的,但检查时报错“error:net has multiple SIG NAME properties attached."请问这是什么原因?我应该怎么做?谢谢!

加TAP就可以了

想和你们交流一下concept hdl,能留下联系方式吗?

总线的每位线加TAP 后,用一根线把所有总线连接起来,命名如ADDR<31..0>的格式,线自动变粗.再给TAP在BUS TAP VALUE 中定义位号就可以了.

搞不懂,学习中

有人回答了已经,路过~

上一篇:concept hd 建库!
下一篇:concept hdl问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top