微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求救!告急

求救!告急

时间:10-02 整理:3721RD 点击:

各位大虾:我用16.0画的板子从大陆发往美国,再反馈回来就发现大面积铜皮,有的地方可以蔽ETCH,有的地方不可以蔽ETCH,请问是不是文档太大(28M)啊?或者说在SPB16.0里是不是需要设置个文件大小的设置,才不会出现这种情况?救命!

注:在美国那边客户那里都是正常的(SHAPE都蔽ETCH),可发过来之后就变了,之前我们做的BRD都没出现这个问题,所有的设置都没改动;使用的SPB16.0是网上下的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top