微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 为什么给电源层铺铜n慢呢?

为什么给电源层铺铜n慢呢?

时间:10-02 整理:3721RD 点击:

电源分割了四块,给最大块的电源铺铜时候,void要半个小时,fill要10几分钟 ,简直无法忍受阿

在top和bottom铺地都是很快的呀,如果要算void的处理数据的话应该是铺top和bottom地时比较大才对吧?

谢谢指教

你可以先设置fill mode为Disable,等你将top、bottom、gnd、vcc的铜铺好后,再设置fill mode为smooth,这样可以节省时间,Allegro铺铜是比较慢。

fill mode 在什么地方设的呀?

还有为什么database check 时候check不了, 吃了一顿饭回来还是没有完成

fill mode =disable, shape 引起的某些via、cline 灭有完全避开的DRC看不到的,只有在  fill mode =smooth状态下 drc才出来,修正这些个DRC在 smooth状态下非常慢! 有什么好办法,需要在那里设置改善下?

电源层和地层通常是用Negative,跟本不用做void.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top