微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 差分线间距问题

差分线间距问题

时间:10-02 整理:3721RD 点击:

我在规则里把差分线的NET到其他线的间距规定为15mil,为什么软件把差分线自身的间距也算进去了?导致报错

应该如何设置?

bus name 没有设置好

小编有图吗?问题解决了没?给俺看看

我回家又设置了一边又好了。我之前没有定BUS,之后也没有啊。尚不知道原因出在哪里

Member of Diff Pair   這個沒有設好吧

小编的意思是差分对之间报错吧,如果是这样要把差分对规则设置中 minimum line spacing: 设置一下就不会了

其实是你没对线间的最小间距,你在属性中设一下Diffp_Min_Space就可以啦!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top