微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 我的是16.0,为什么相对延迟的是灰色?

我的是16.0,为什么相对延迟的是灰色?

时间:10-02 整理:3721RD 点击:
如题,为什么约束不能设,有什么前提条件么?我已经把Modes里的选项打开了呀。

我找到了,原来建立个matchgroup就行了

学习了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top