微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 新学寻求BGA,VIA不显DRC方法

新学寻求BGA,VIA不显DRC方法

时间:10-02 整理:3721RD 点击:

 大家好,本人新入ALLEGRO行业,最近在走BGA线是,过孔老是报DRC:  Class:           DRC ERROR CLASS
  Subclass:        TOP
  Origin xy:       (3052.22 -2473.97)

  CONSTRAINT:      SMD Pin to Thru Via Spacing
  CONSTRAINT SET:  BGA3
  CONSTRAINT TYPE: NET SPACING CONSTRAINTS
    Constraint value: 5 MIL
    Actual value:     4.99 MIL

这个问题搞了半天还是有几个老是相差0.01MIL,请问各位大哥大姐,一般遇到这个问题是怎么解决的啊?有没什么简洁的方法,告诉下小弟,谢谢了!

推挤一下应该就好了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top