微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 高手请进---导网表问题。

高手请进---导网表问题。

时间:10-02 整理:3721RD 点击:

Scanning netlist files ...
Loading... D:\11/pstchip.dat
Loading... D:\11/pstchip.dat
Loading... D:\11/pstxprt.dat
Loading... D:\11/pstxnet.dat
Error: Line 496 in file D:\11/pstxnet.dat:
   Could not create new pin inst <logicalPinName> 
 Detected in function: pstReadNodeSec
Error: Line 496 in file D:\11/pstxnet.dat:
   Error loading the net list file 
 Detected in function: ddbLoadPstXFiles
#63 Error   [ALG0036] Unable to read logical netlist data.

Exiting... "C:\Cadence\SPB_15.5.1\tools\capture\pstswp.exe" -pst -d

按提示,对PSTXNET.DAT文件中的第496行进行修改后。还是不行。

修改后。再次导网表。又会出现错误。提示PSTXNET文件中另外行数有问题。

请大家帮忙看看。到底是什么原因。

是不是命名的时候用了非法字符?

你看看pstxnet.dat文件中496行是对应哪个器件的,“Could not create new pin inst <logicalPinName>”有什么Pin有问题似的,把496行贴上来看看吧。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top