微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 关于Allegro DRC问题

关于Allegro DRC问题

时间:10-02 整理:3721RD 点击:

在刚完成的一块板子,我差点在DRC上犯错,用quick report下的design rules check report没查出错,出完Gerber发现有的地孔打在线上居然没有报错,最后搞了半天,发现在setup->constraints->set DRC modes->all checks选成always,下面显示update drc,错误出来了,然后选OK关掉对话框,再同样的次序打开对话框,发现always的设置又不在了,这是怎么回事,请高手指点下。

找一块ok的板子对比一下设置就完了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top