PCI板卡叠层分配

请教给各位大侠：

小弟刚开始用Cadence16.0这个软件，现在要做一个4层的PCI板卡，核心是FT256 1mm栅球FPGA接DDR。

我看不少不少别的板子，TOP和BOT都是介电常数1.0，但是软件不让小于1啊。其他各层都是4.2.

我看有贴说标准厚度是1.6mm。这就是63mil啊！

我该如何分配各个板层厚度，介电常数，线宽和线距离，从而控制等效阻抗在50至55ohm之间?

（或者可以更大75或者100ohm?请详细说明，最好能带上价格参考，好像8mil一下就要加钱了。）

说白了，我就想知道各层最大能设多厚，层间距能多大，而对参考平面不造成影响。

PS: Pad Designer制作PCI的底层焊盘要设置成盲埋孔,这个软件可真。

    看来你是个新手，对于一些概念不清楚。TOP和BOT层上面的介质是空气，其介电常数当然是1.0，而且这也是介电常数中最小的，也就是说没有小于1的介电常数。所以软件限制这个值不能小于1。你提到的4.2指的是FR－4层，不是导电层，而是介电层，防止各层电路之间的互连。FR－4的介电常数为4.2。而具体阻抗控制的话，这个很看制板厂给的叠层方案。
    我不太清楚你所谓的底层焊盘是什么意思。如果是指放置于底层的元件的焊盘，那么这些元件的焊盘与TOP层的焊盘的制作过程一样。对于SMD元件，制作焊盘时，只需要指定Begin加paste mask和solder mask层。不是你所说的要设置成盲埋孔。选择的还是Single。
    不是软件不好，只是你不会用而已。建议多看看书吧。或者直接看HELP。

首先感谢你的半夜回复，我的确是个新手。正一边看书一边做呢。

我之前没说清楚，我想说的软件不让设成1.0，总是弹回去。现在已经解决了，设成1.000001就变成1.000000了。

PCI金手指封装是2面的SMD，而且互不连接，Pad Designer不能生成没有Begin的single。无法保存。

在制作Package时候，又没有mirror选项，管脚无法放到底层。

设置成了盲埋孔，不加Begin就能保存了。还有，金手指没有paste mask。

不过，你还是没有回答，我最关心的问题。各个导电层、介质层该做多厚。配合最后的PCI板的标准的标准厚度63mil。

导电层，我看一般都是0.7到1.4，介质层都是4到12.6。怎么凑4层板(信号-地-VCC-信号，最小线宽6mil)才能够63mil啊?地-VCC层隔个几十mil?

期待进一步回复。谢谢！

板厚是根据阻抗的要求定出来的