微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 令人费解的负片形式

令人费解的负片形式

时间:10-02 整理:3721RD 点击:

今天看到一个pcb图四层板,vcc与gnd层设为了negative,如下图所示为vcc层,切割的上部份箭头所指的via一看就知道和不同网络的shape隔离开来了,但下部份的via如椭圆内的via怎么不和周边不同网络的shape隔离开来呢? 请大家帮忙帮忙解说下,谢谢!

[求助]令人费解的负片形式


这里的负片是可见不可得

可以再帮忙说详细点吗?

这个问题我也遇到过,也在这个论坛里面发表过。但是至今也没有解决。我想应该只是显示的问题,但是没有得到证实。希望高手们给予指点!

?

可能是你的那个网络点亮了吧,所以显示不出来

不是讲过叫可见不可得,你做好后导入350里面就能看出来是避开与不避开

db check一下,不要使用动态铺铜。

嗯,偶还是相信7楼说的, 6楼和8都没讲对

呵呵,应该是你把下面的NET点亮起来了,所以会出现上面的这种情况

我遇到过小编的问题,是因为软件的BUG 导致显示上的错误,实际上还是隔开的,可以进行下面操作

      操作方法:关闭BOARD FILE,在执行中输入CMD,跳出DOS的对话框,在对话框中输入FLASH CONVERT空格BF的完整路径,ENTER 。看是否转变了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top