微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 请教几个关于覆铜的问题

请教几个关于覆铜的问题

时间:10-02 整理:3721RD 点击:

小弟初学allegro,使用的是15.7版本,关于覆铜,有几个问题理解的很模糊,看了不少资料,也没有找到答案,请高人指点下,这里先谢过了。

1、动态覆铜和静态覆铜与正片和负片有没有必然的映射关系,即正片必用动态、负片必用静态之类的?虽然小弟都试过,貌似没有必然联系,但还是希望能得到一个肯定的答复。

2、静态覆铜的避让是怎么操作的?是shape>manual viod>element吗?可是当我用这个操作的时候,过孔就会出现V.S错误,而当我把静态覆铜转为动态覆铜,自动避让后在转换回来,就没有错误了。

3、静态覆铜手动避让后,原来的位置会出现空洞,这个空洞怎么填补铜呢?是更新铜皮吗,怎么更新?

怎么没人回答呢?哪位高手指点一下嘛

1.没什么联系吧,你爱用动态用动态爱用静态用静态没关系的。

2.静态铜皮避让,点那什么VOID 然后右单击鼠标,选VOID ALL

3.空出的洞可以填充的,在SHAPE里有选项,平时都用快捷,所以记不清楚了。叫什么名字了

应该是没有必然联系的。

一般情况下,建议使用动态铺铜,使其自动避让。这样操作起来应该更简单方便些。

至于负片,好像都不用直接铺铜,直接用分割线进行分割,便可得到不同网络的铺铜了。不过好久都没有做过负片了,有些忘了。如有错误,请高手们指出。我不希望我误导了自己更误导大家。^_^

1.没有必然的联系

楼上说的开始有静态可以,但有时出光会时经常会有问题,找的很麻烦,有时得重新覆铜,我一般用静态的,看个人的习惯了,

受教了,谢谢楼上几位兄弟!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top