微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求助:差分对间距设置

求助:差分对间距设置

时间:10-02 整理:3721RD 点击:

请问:具体怎么设置差分对和差分对之间的间距?我的板子上有几十对差分线,我要求同一差分对之间间距为8mil,不同差分对之间间距为32mil,我用的是15。2版本,在网上也搜寻了一些差分线设置方法,均没有达到效果,请有熟知的朋友指点一下,感激不尽。

帮帮忙吧,在线等

自己顶一下

不会是每个差分网络需要单独设置吧

帮你顶下不知道怎么设定!

首先你要向制版厂了解一些常用内芯板和半固化片的厚度以及信号层和电源层的铜箔厚度,以便进行叠层设计。

然后计算阻抗时建议你用Polar Si8000

也许你从网上查到很多设定差分对的方法,比如如何在PCB图中设定差分对、如何在电气规则中设定差分对等等,

差分对可以在原理图中定义,其实影响差分阻抗的无非就是线宽、叠层、线间距等等,当然我说的是不全面的,这些的话是没有必要通过电气规则设定的,通过间距规则和物理规则是可以达到同样的效果的。

谢谢好心的朋友们,差分阻抗和间距早已经计算好了,主要是间距规则始终没有设置好,达不到整体满足32mil要求,有些较少的差分对板上,我就用最原始的单个网络设定就可以,关键是太多差分对又比较密集的情况,到底该怎么设置呢?

我估计应该可以设置,不过发贴太麻烦了,如果有兴趣QQ联系156191538

上班的时候我不能上QQ啊

设置很容易,但不是很好描述。

首先在logic里面定义差分对。

然后给定义的差分网络设置物理PH规则,单独定义差分,设置好线宽和线间距,然后运用于差分网络。

即可。

也可在规则管理器中设置,这里就不多讲了。

15.7的就很容易设置这个间距。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top