微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > sch中部分空引脚未画,导入pcb时出错!

sch中部分空引脚未画,导入pcb时出错!

时间:10-02 整理:3721RD 点击:

原理图sch中器件的部分空引脚未画,比如ic有48pin,原理图中pin10,p11没画出,但实际封装tsop48是有pin10,和pin11的,在import导入pcb时出错!

问:只能回capture中把没画的引脚补上这一招?我觉得应该有,否则改原理图capture的器件图怪麻烦的!

没好办法,只好改capture了

最好在原理图上就把NC引脚加上去

最麻烦的是还不能写NC,NC……,要排好序:NC1,NC2,……!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top