微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 求教:在约束高速DDR数据线长度的时候能不能将约束的长度对应整个net,而不是对应一

求教:在约束高速DDR数据线长度的时候能不能将约束的长度对应整个net,而不是对应一

时间:10-02 整理:3721RD 点击:

求教:

   在约束高速DDR数据线长度的时候能不能将约束的长度对应整个net,而不是对应一个net中的线段?

   我现在在绘制高速线的时候就碰到这样的情况,DDR数据线既要等长约束又要长度约束,但是约束好的值总是对应在一个net的每个线段里而不是整个网络。比如说我约束DDR数据线D1,我要求这根线总长度为60MM左右、实际布线中因为拓扑结构整个net是由几个线段整合而成的;这样的情况下问题就产生了,我原意是要这个net的总长度为60MM,而现在反映出来的是在这个net中的每个线段都被约束为60MM,这样实际上就是去约束的意义了。在下在这里请教一下这里的各位网友,这个问题可以解决吗?(非常希望得到大家的帮助)

将相应的Net设置成Xnet就可以了。具体查找Xnet设置方法。

查找了一下,学习中。非常感谢

不用客气。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top