微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro问题:net group长度如何设计规则

allegro问题:net group长度如何设计规则

时间:10-02 整理:3721RD 点击:

我在修改一块PCB,发现里面的DRAM长度已经分组设计好了规则(包括BGA的包装长度),我不知道这是怎么弄进去的,很想知道.期盼知者能告知,多谢!

怎么没人回答我呀,郁闷

你说的是pin delay吧不错,顶一下!感谢小编!

File->Export->in delay 按照那個格式把自己板子上的BGA的相關數據填上去再import進去即可。

谢谢你们的回复,我正在努力研究中.

应该在EDIT properties里面吧~

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top